62-96744 FUJH 18.436[?]

Utility model claim

Best Available Copy

A parity check interrupt control circuit that is characterized in that it has a lower and upper data memory that writes and reads lower and upper data; a parity generator that inputs said lower and upper data and generates a lower and upper parity bit when writing or reading said lower and upper data; a lower and upper parity bit memory that stores respectively said lower and upper parity bit when writing said lower and upper data; a lower and upper comparison circuit that compares respectively the lower and upper parity bit generated by said parity generator and the lower and upper parity bit output from said lower and upper parity bit memory when reading said lower and upper data and outputs a lower and upper parity check signal; a mask circuit that lets through said parity check signal of the side requesting reading and masks said parity check signal of the side not requesting reading; and an output circuit that inputs said parity check signal let through said mask circuit and outputs an interrupt signal.

⑲ 日本国特許庁(JP)

①実用新案出願公開

母 公開実用新案公報(U)

昭62-96744

@Int.Cl.4

是別記号

庁内整理番号

❷公開 昭和62年(1987)6月20日

G 06 F 11/10

320

C-7368-5B

審査請求 未請求 (全 頁)

図考案の名称

パリテイチエツクの割込制御回路

②実 顧 昭60-188089

劉出 期 昭60(1985)12月5日

70考案者

20代 理

東京都港区芝5丁目33番1号 日本電気株式会社内

圆人 日本電気株式会社

弁理士 内 原 晋

Best Available Copy

明 細 書

Best Available Copy

考案の名称

バリティチェックの割込制御回路

実用新築登録請求の範囲

__ 1 __

504



据现6°-96744

側の前記パリティチェック信号は通過させ読出し 要求のない側の前記パリティチェック信号はマス クするマスク回路と、前記マスク回路を通過した 前記パリティチェック信号を入力し割込信号を出 力する出力回路とを有することを特徴とするパリ ティチェックを割込制御回路。

考案の詳細な説明

〔 産業上の利用分野〕

本考案はパリティチェックの割込制御回路に関する。

し従来の技術)

従来のパイティチェックの割込制御回路について図面を参照して説明する。

第2図は従来のパリティチェックの割込制御回路の一例を示す回路図である。

この回路は、まず標準バスのデータバス11から下位及び上位のデータメモリ1a.1bにデータを 書込むとき、データバッファ2a.2b.2 cを介して下位のデータを下位のデータメモリ1

- 2 -



ュに登込み、上位のデータを上位のデータメモリ 1 bに書込む。このとき、下位及び上位のデータ がバリティ発生器 2 に入力され、下位及び上位の パリティビッドLPB、UPBを発生し、これら を下位及び上位のパリティビットメモリ3 a、3 bにそれぞれ記憶する。

- 3 -



〔考案が解決しようとする問題点〕

上述した従来のバリティチェックの削込制御回 路は、データを読出すときに読出し要求が下位又 は上位の何れか片方であっても、パリティ発生器 2には下位及び上位のデータの両方が入力されて 下位及び上位のパリティビットLPB、UPBを 発生し、これらと下位及び上位のパリティビット メモリ3 a. 3 bから出力される下位及び上位の パリティビットとがそれぞれ下位及び上位の比較 回路4 a、4 bとで比較され、バリティビットが 不一致のときにパリティチェック信号が出力され るので、読出し要求のない側のデータメモリにデ ータが背込まれていないような場合には、そのバ リティビットは不確定であるためにパリティビッ トが一致しない場合があり、この場合にはバリテ ィビット不一致としてパリティチェック信号が出 力され、読出し要求のある側のパリティビットが 一致しているにもかかわらず、不必要な割込信号 INTを発生するという欠点がある。

本考案の目的は、読出し要求のない側のパリテ

- 4 -



ィチェック信号によって発生する不必要な割込信号の発生を防止できるパリティチェックの割込制御回路を提供することにある。

〔問題点を解決するための手段〕

本考案のパリティチェックの割込制御回路は、 下位及び上位のデータを書込み読出しする下位及 び上位のデータメモリと、前記下位及び上位のデ 一夕を掛込むとき又は読出すときに前記下位及び 上位のデータを入力し下位及び上位のパリティビ ットを発生するパリティ発生器と、前記下位及び 上位のデータを書込むときに前記下位及び上位の バリティビットをそれぞれ記憶する下位及び上位 のパリティビットメモリと、前記下位及び上位の データを読出すときに前記パリティ発生器の発生 する下位及び上位のパリティビットと前記下位及 び上位のパリティビットメモリから出力される下 位及び上位のバリティビットとをそれぞれ比較し 下位及び上位のパリティチェック信号を出力する 下位及び上位の比較回路と、読出し要求のある側 の前記パリティチェック信号は通過させ読出し要

- 5 -

7.2

求のない側の前記パリティチェック信号はマスクするマスク回路と、前記マスク回路を通過した前記パリティチェック信号を入力し割込信号を出力する出力回路とを有している。

〔寒施例〕

次に本考案の実施例について図面を参照して説明する。

このマスク回路5においては、下位及び上位のデータのビット数が下位及び上位のデータメモリ

- 6 -



1 a. 1 bのビット数と等しい場合には、データ 幅信号 BHENは非能動の状態に設定され、下位 及び上位のデータのビット数が下位及び上位のデータメモリ1 a. 1 bのビット数の2倍の場合には、データ幅信号 BHENは能動の状態に設定される。

次に、このマスク回路5の動作を説明する。

下位及び上位のデータのビット数と下位及び上位のデータメモリ1a.1bのビット数を共に8ビットとすると、データ幅信号BHENは非能動の状態に設定されるので、オア回路52.53の出力状態は信号A0の状態により定まる。

-7-

可

4 bからの上位のパリティチェック信号は、オア 回路53の出力が非能動の状態となるので、アン ド回路55によりマスクされる。

また、上位のデータが読出し要求された場合には、読出信号AOは能動の状態となり、下位のパリティチェック信号をマスクし上位のパリティ信号を通過させる。

なお、上述の動作説明では、データビット数を 8ビット、16ビットとした場合であったが、他 のビット数の場合であっても同様に適用できる。

〔考案の効果〕

以上説明したように本考案は、マスク回路を設

- 8 -

け、読出し要求のない側のパリティチェック信号をマスクするようにしたので、読出し要求のない側のパリティチェック信号によって発生する不必要な割込信号の発生を防止できる効果がある。

図面の簡単な説明

第1図は本考案の一実施例を示す回路図、第2図は従来のパリティチェックの割込制御回路の一例を示す回路図である。


1 a, 1 b…下位及び上位のデータメモリ、2 …パリティ発生器、3 a, 3 b…下位及び上位のパリティビットメモリ、4 a, 4 b…下位及び上位の比較回路、5 …マスク回路、6 …出力回路、1 1 …データバス、1 2 a, 1 2 b, 1 2 c …データバッファ、5 1 …インバータ、5 2, 5 3 …オア回路、5 4, 5 5 …アンド回路。

代理人 弁理士 內 原




- 9 -





代理人 弁理士 内 原



第 2 図

514

実問62-96744

81:91

一、光理人 弁理士 内 原